Architect Labs: ИИ спроектировал FPGA-прототип ускорителя Redwood менее чем за две недели

Платформа Architect Labs по высокоуровневой спецификации двух инженеров автоматически подготовила RTL-код, средства верификации, прошивку и вычислительные ядра ускорителя Redwood. Проект довели до запуска модели Qwen3 на FPGA, однако заявленное превосходство будущего ASIC пока основано на расчётах и не подтверждено испытаниями кремниевого чипа.

Компания Architect Labs, разрабатывающая ИИ-систему для автоматизации проектирования микросхем, опубликовала результаты создания ускорителя Redwood. Два инженера подготовили высокоуровневую спецификацию, после чего платформа ALP без ручного вмешательства ниже этого уровня сгенерировала модель производительности, регистрово-трансферное описание схемы (RTL), среды верификации UVM, формальные доказательства, прошивку, драйверы и вычислительные ядра.

Полный цикл занял менее двух недель. После изменений спецификации система повторно проверяла проект и развёртывала новую версию на программируемой вентильной матрице (FPGA) менее чем за 48 часов. По утверждению разработчиков, все блоки получили не менее 95% покрытия кода и функционального покрытия.

Redwood построен как сеть одинаковых вычислительных блоков. Каждый из них объединяет управляющее ядро RISC-V, матричный и векторный процессоры, а также 512 Кбайт локальной памяти; обмен данными обеспечивает специализированная сеть на кристалле.

Уменьшенная конфигурация Redwood Nano с четырьмя вычислительными блоками реализована на FPGA AMD Versal VPK180. При частоте 250 МГц она показала 12,1 токена в секунду на модели Qwen3-0.6B. Для сравнения, Nvidia Jetson Orin Nano достиг 28 токенов в секунду при частоте 1020 МГц.

Преимущество Redwood появляется только в расчётах для будущего специализированного чипа. При переносе проекта на техпроцесс класса Samsung 8 нм авторы прогнозируют 49 токенов в секунду и потребление 1,335 Вт — в 1,75 раза больше производительности и в 3,4 раза больше производительности на ватт по сравнению с Jetson Orin Nano. Эти показатели пока не измерены на физическом кристалле.

Следующим этапом Architect Labs называет подготовку финальной топологии GDSII, выпуск опытной партии на фабрике TSMC и последующую проверку характеристик кремниевого чипа.