09.08.2019
На нынешнем саммите по вопросам развития флеш-памяти разработчики и производители не только хвастались наращиванием слоёв в 3D NAND, но также демонстрировали другие возможности для увеличения ёмкости чипов. Это радует. У индустрии есть задел и она будет его планомерно реализовывать.
Следующим шагом станет запись 5 бит в каждую ячейку (PC Watch)
Особенно слаженно выступил дуэт Toshiba и Western Digital. На днях мы рассказывали, что эти партнёры по бизнесу NAND-флеш предложили на 25 % увеличить ёмкость флеш-памяти за счёт перехода на ячейку с записью пяти битов (NAND PLC). Другим предложением стала ещё более интересная заявка на 100-процентное увеличение ёмкости флеш-массивов без увеличения площади кристаллов и числа слоёв. Расходы на производство не увеличатся или станут немного больше, а ёмкость подпрыгнет в два раза. В чём секрет?
Разделяй и зарабатывай (PC Watch)
Ответ простой. Для увеличения ёмкости чипа в два раза необходимо каждую словарную линию расщепить на две и, соответственно, физически разделить пополам каждую ячейку памяти в вертикальных каналах 3D NAND. Разделить на две можно как ячейку с плавающим затвором (floating gate, FG), так и ячейку с ловушкой заряда (charge trap, CT). В компании уже проводят эксперименты с подобными структурами и надеются на успешное развитие технологии до уровня коммерческого производства.
Уменьшение физического объёма ячейки предсказуемо уменьшит пространство для электронов (заряда) в каждой из них, что снизит надёжность и устойчивость к износу. Но это можно компенсировать либо усложнением контроллера (коррекцией ошибок), либо за счёт более крупного техпроцесса. В общем, компаниям не впервой решать подобные проблемы. Но мы обратим внимание на один аспект, о котором Toshiba предпочла умолчать ― это вопрос принадлежности разработки.
Сравнение 3D NAND с затворами GAA (круглыми) и SGVC Macronix (половинками)